我們不斷縮小硅基處理器功能帶來的可能性似乎已成為過去時，材料科學家如今正在考慮如何制造新型芯片，突破硅芯片的種種限制。在這個過程中，碳納米管成為了一個重要的選擇，它自然地以半導體形式存在，具有出色的電性能，并且非常小。但此前，大多研究人員都發現——制造芯片時，要將納米管這種“挑剔”的材料放到“正確”的位置，操作簡直太難了！

不過，最近來自MIT的研究人員和ADI公司的科學家聯手創造了奇跡——他們成功打造出一個完全由碳納米晶體管構成的16位微處理器，它包含了14000多個碳納米管（CNT）晶體管。史上最大的碳納米管計算機芯片終于問世！

（圖源：MIT）

“Hello, World！I am RV16XNano, made from CNTs.”“你好，世界！我是RV16XNano，由碳納米管制成。”這句話是最新芯片執行的一項程序，它用這種方式，和世界宣告了自己的誕生！

目前，這一成果已經發表在《自然》（Nature）上。在8月29日發表的論文中，《自然》對這一原型進行了描述，它尚未像商用硅器件那樣快速或小巧，但碳納米管計算機芯片最終可能會產生新一代更快、更節能的電子產品。該研究的第一作者為Gage Hills（博士后研究員）和Christian Lau（碩士研究生，負責制造），通訊作者為Max M. Shulaker（助理教授）——都來自MIT。

用與硅相同的制作工藝，研究人員和科學家們“馴服”了碳納米管，使之脫胎成為具有完整架構的芯片。這證明可以完全由碳納米管場效應晶體管(CNFET)打造超越硅的微處理器，其設計和制造方法克服了之前與碳納米管相關的挑戰，有望為先進微電子裝置中的硅帶來一種高效能的替代品。那么，他們的“破局奧秘”關鍵在什么？

第一個解決關節是厘清納米管的“混亂”狀態。研究人員制造的硅表面具有足夠大的金屬特征，可以保證幾個納米管通常能夠彌合金屬之間的間隙，而不是試圖在每個需要的位置放置一根管子。為了去除聚集體，他們在納米管頂部沉積了一層材料，然后通過超聲將其破碎。這種材料帶有聚集體，但它使納米管的下層不受干擾。

“獲得最純凈的碳納米管組的最佳方法是將它們以溶液形式存在，”Shulaker的研究生助理之一Christian Lau表示。因此，該團隊將熔化后的納米管放入溶液中，將“金屬”納米管與半導體納米管分開。然后施加聚合物以幫助去除掉進一步的缺陷。

一旦納米管分離，它們就可以放置在基板上——將它們保持在適當位置的表面——并構建成一枚功能完備的芯片。基板上的納米管分組，可以集成在一起以構建更大的器件。

這不是第一個要制造的碳納米管微處理器，但它是最復雜的。例如，先前的器件具有178個晶體管。而這個16位芯片有超過14,000個。想想現代計算機處理器內部有數十億個晶體管，即使在智能手機芯片中也是如此——因此碳納米管仍有很長的路要走。

但由于其緊湊的尺寸，納米管計算組件可以與線路上的硅組件集成，從而提高速度并縮小芯片的尺寸。碳納米管也可以在較低溫度下被推入超導狀態，這可能使它們比硅更節能。

接下來，為了將納米管限制在需要的地方——也就是“精準植入”，研究人員只需將大部分納米管蝕刻掉，只留下需要的地方。然后，他們在納米管頂部添加了可變的氧化物層。氧化物的精確性質與用于連接的不同金屬相結合，可以根據需要將納米管轉化為p型金屬氧化物半導體（PMOS）或n型金屬氧化物半導體（NMOS）。雖然這個過程更類似于摻雜一個恰好含有納米管的區域，但它可以有效地控制各個聯結點的行為。

為了實現這一里程碑，作者需要開發一種可行的納米管——晶體管技術，把對碳納米管嚴格的純度要求放寬了大約1萬倍，這意味著純度達到99.99％即可制作芯片，這在目前的技術下是可行的。該技術提供兩種晶體管：p型金屬氧化物半導體（PMOS）和n型金屬氧化物半導體（NMOS）。在數字電子學中，計算被分成一系列基本（邏輯）操作，這些操作由稱為邏輯電路的組件執行。電子工業中這些電路的當前設計基于互補金屬氧化物半導體（CMOS）技術，其需要PMOS和NMOS晶體管。

（圖源：Nature）

當負（或正）電壓施加到稱為柵極的電極時，PMOS（或NMOS）晶體管導通。該電極控制兩個其他電極（源極和漏極）之間的溝道（在這種情況下，由碳納米管形成）的導電性。當PMOS晶體管和NMOS晶體管串聯互連時，結果是稱為反相器的元件。如果向這樣的逆變器施加低電壓，則輸出電壓將變高，反之亦然。這個元素是Hills和同事計算機中使用的所有邏輯電路的基本組成部分。

（圖源：Nature）

研究人員通過在基板上形成隨機分布的高純度（99.99％）半導體納米管網絡來制造晶體管。形成過程類似于將一碗煮熟的意大利式細面條倒在表面上，然后去除所有不與表面直接接觸的股線。結果是基底上覆蓋有大致單層的隨機取向的納米管。

然后將金屬沉積在納米管上以將它們連接到源極和漏極。這種金屬的功函數（從表面去除電子所需的能量）取決于器件是PMOS還是NMOS晶體管。作者用精心挑選和修剪的氧化物材料覆蓋了每個納米管的其余部分，以將納米管與周圍環境隔離并調整其性質。原則上，基板不需要由硅制成；它只需要平坦。此外，由于處理在相對低的溫度（約200-325℃）下進行，因此可以容易地堆疊其他功能層。

具體而言，RV16XNano的面世三個內在的挑戰：材料缺陷（無法控制直徑導致的金屬混雜）、制造缺陷（CNT聚集體導致成品失效）和可變性（實現CNT CMOS的技術面臨一系列限制）。

從晶體管到芯片

由此制造的元件被稱作碳納米管場效應晶體管（CNFET），與金屬氧化物半導體場效應管（MOSFET）類似，它是構建下一代計算機的基本單元。

雖然芯片的功能單元執行添加兩個數字的操作，但這些單元由較小邏輯門的集合構成。通過CNFET的組合可以構造出邏輯門。這些邏輯門執行簡單的功能：NOT時就跳過一些值，而AND時產生值為“1”（當兩個輸入值都是“1”時）。通常有多種方法來構造這些邏輯門以形成相同的功能單元。因此，可以使用5個AND和7個NOR的正確排列來添加兩個數字，也可以使用6個NOT和4個NAND來完成。 （注意：這些數字完全可以相互彌合。）

研究人員關鍵的一個概念出發點在于——某些邏輯功能對金屬納米管的敏感度低于其他功能。因此，他們修改了一個開源RISC設計工具來考慮這些信息。結果就是，在芯片設計除去了對金屬碳納米管最敏感的柵極。

由此產生的芯片稱為RV16X-NANO，該芯片旨在處理RISC-V架構的32位長指令。存儲器尋址限制為16位，功能單元包括指令獲取，解碼，寄存器，執行單元和寫回存儲器。總體來看，RV16X-NANO使用了超過14,000個單獨的晶體管，并且碳納米管的操作使得它們產生100％的產率。換句話說，這14,000個晶體管中的每一個都有效，沒有一個報廢。

它也被認為是一款“3D芯片”，因為納米管層下面的金屬觸點用于在不同晶體管之間交流信號，而在納米管上方分層的單獨金屬觸點層用于在芯片內供電。

（圖源：MIT）

最值得點贊的是，這個做法居然很奏效！從上圖中可以看出，它成功地執行了傳統“Hello World”程序的變體，該程序通常用作對不同編程語言語法的簡單介紹。

需要改進的地方

在他們的論文中，研究人員專注于改善現有設計的所有方法。例如，溝道長度是由納米管橋接的金屬觸點之間的距離。該長度有助于設置周期速度——對于RV16X-NANO，周期速度僅為10kHz。金屬觸點也必須非常寬，以確保有足夠的納米管橋連接它們。理論上我們知道兩者都有可能改進，并且通過這種方法提高周期速度是一個明確的選擇。

但由于這種設計需要加入金屬納米管，因此每個晶體管總是需要多個納米管。該設計還需要足夠寬，使得具有一些處于不良取向的納米管仍將留下足夠的空間以供其他人形成功能性接觸。這意味著功能必然會比我們想要的更大，并且需要更長時間才能在狀態之間切換。

想要通過架構解決金屬納米管的晶體管數量瓶頸，也面臨著高成本的風險，盡管這可能根據給定功能單元的目的而變化。

這些問題有不同的解決路徑去探討。這個過程沒有任何阻止納米管長度縮短的過程，這會導致周期速度的增加；這是研究人員可以立即嘗試的東西。如果我們能想出一種制造純半導體納米管源的方法，其他一些問題就會自行解決。這顯然是人們正在努力的事情，但在問題得到解決之前，這種設計仍將面臨“天花板”。

這其中最終的目標是制造單納米管晶體管，這需要能夠控制它們在芯片上的位置。然而這項工作似乎沒有任何明確的顯示告訴我們，它可能在這點上得到改善。

總的來說，這是一項令人印象深刻的工程設計和重要的驗證，我們可以將碳納米管與我們現有的芯片制造工藝以及處理器運行所需的其他電子元件集成在一起。但在解決阻礙碳納米管充分發揮其潛力的問題方面，它還并沒有走得太遠，商業化之路更是漫漫。根據MIT的報道，團隊的下一步目標是將芯片推向現實世界。為了達到這個目的，他們已經通過美國DARPA的一個項目將技術應用到了硅芯片代工廠中，踐行研究。

在硅制微處理器中，摩爾定律——即處理器的速度和功率幾乎每兩年翻一番這個規律，一直被證明會發生，如今RV16X-NANO的誕生會成為撬動這一基點的“大殺器”嗎？我們拭目以待。

來源：前瞻網